针对传统多通道数据处理系统体积大、扩展性差、集成度低，难以适配小型化应用场景的问题，本文设计并实现了一种基于多通道高速 SiP 芯片的数据处理系统。该系统核心模块采用系统级封装技术，集成 8 路高速 ADC 输入、8 路高速 DAC 输出、FPGA 处理单元与 FLASH 存储单元，实现数据采集、处理、存储与输出一体化。系统以小型化为目标，微系统芯片尺寸仅 45mm×45mm；依托 FPGA 可编程特性，实现通道数灵活配置，适配不同场景需求。实验表明，系统高速口传输速率稳定达 10Gbps，ADC 信噪比大于 52dBFS、无杂散动态范围不低于 71dBFS；DAC 输出功率约 -4dBm、无杂散动态范围不低于 61dBFS，数据性能满足指标，具备体积小、扩展性强、稳定性高的优势，可广泛应用于高速数据采集领域。

SIP；多通道；小型化；高速；数据处理系统

[1]王浩骅,贾云飞,储剑,等.基于FPGA的多路同步数据采集系统设计[J].电子设计工程,2024,32(22):101-104+110.

[2]郭威,彭卫东,漆军,等.基于FPGA的大动态范围数据采集系统设计[J].仪表技术与传感器,2024,(02):56-64.

[3]米从威,张睿,陆宇,等.基于SiP技术的超宽带多通道T/R组件设计[J].电子元件与材料,2026,45(01):35-42.

[4]于沐瀛,杨东升,冯佳运,等.高密度系统级封装技术及可靠性研究进展[J].微电子学与计算机,2023,40(11):149-156.

[5]王宽敏,刘文怡.基于FPGA的多通道高速信号同步采集系统[J].仪表技术与传感器,2025,(01):79-84.

[6]杨云普.系统级封装中高速串行链路信号完整性研究与优化[D].南京信息工程大学,2024.

[7]赵安祺,于洪涛,刘健,等.基于多通道相位同步技术的数字阵列模块的自动测试系统设计[J].计算机测量与控制,2026,34(02):96-103.

[8]赵瑜婕,李杰,张德彪,等.基于JESD204B的数据采集存储系统的设计[J].自动化与仪表,2025,40(01):132-136.

[9]王超,胡劲涵,张志福,等.基于LMK04828的跨板级联时钟同步[J].集成电路与嵌入式系统,2025,25(04):60-65.

[10]祝昇翔,何岷,贺志毅,等.一种相控阵雷达多通道同步方法[J].现代防御技术,2022,50(01):60-66.

[11]屈大明,李醒飞,拓卫晓,等.惯性参考单元中音圈电机的多电平驱动器设计[J].仪表技术与传感器,2022,(08):44-50+68.

[12]陈旭磊.基于多传感器融合的高度测量系统设计[D].西南科技大学,2022.

[13]陈龙,缪泽宇,解维坤,等.一种FPGA的高速IP验证方法研究与实现[J].电子质量,2023,(07):78-83.

[14]吴可.基于JESD204B的多帧同步实现技术[J].电子质量,2024,(01):76-79.

[15]黄云青,张佳琦,白森.基于AD9154和FPGA的高速复杂雷达信号波形的设计[J].航空兵器,2020,27(01):76-80.